小型MIPIインターフェースLCDスクリーン、高速応答、シンプルなデザイン

世界的な5GとAIインテリジェント時代の到来に伴い、ハードウェア製品のCPUチップの性能が大幅に向上し、LCD画面インターフェースの要件も高まっています。 MIPI高速伝送インターフェースの需要が高まっています。 MIPI インターフェースの LCD 画面は常に 3.5 インチ以上でした。高解像度画面の場合、3.5 インチ LCD 画面以下の小型画面用の MIPI インターフェイス製品は市場にありません。長期にわたる研究開発と投資の増加を経て、当社は2.0インチMIPIインターフェイスおよび2.4インチMIPIインターフェイス、2.8インチMIPIインターフェイス、3.0インチMIPIなどのさまざまな小型MIPIインターフェイスLCDスクリーンを発売しました。インターフェイス、3.2 インチ MIPI インターフェイス LCD スクリーンは IPS 素材で作られており、表示効果、視野角、データ転送速度の点で市場の既製 LCD スクリーンよりもはるかに優れており、ユーザーのニーズを満たすことができます。小型 MIPI インターフェイス LCD スクリーンをご希望のお客様向け。これら 2 つの製品は現在、量産供給において国内および海外の顧客に匹敵します。
MIPI は、高速 (データ転送) モードで低振幅の信号振幅を使用する、電力に敏感なアプリケーション向けに特別に調整されています。図 2 は、MIPI の信号スイングを他の差動技術と比較しています。
MIPI は差動信号伝送を使用するため、設計は差動設計の一般ルールに従って厳密に設計する必要があります。重要なのは、差動インピーダンスの整合を実現することです。 MIPI プロトコルでは、伝送線路の差動インピーダンス値が 80 ～ 125 オームであると規定されています。
MIPI は、高速 (データ転送) モードで低振幅の信号振幅を使用する、電力に敏感なアプリケーション向けに特別に調整されています。図 2 は、MIPI の信号スイングを他の差動技術と比較しています。
MIPI は差動信号伝送を使用するため、設計は差動設計の一般ルールに従って厳密に設計する必要があります。重要なのは、差動インピーダンスの整合を実現することです。 MIPI プロトコルでは、伝送線路の差動インピーダンス値が 80 ～ 125 オームであると規定されています。

図 2: いくつかの一般的な差動スイング技術の信号振幅の比較

-------------------------------------------------- -------------------------------------------------- ------------

MIPI は、差動クロック レーン (レーン) と 1 ～ 4 のスケーラブルなデータ レーンを指定しており、プロセッサーとペリフェラルのニーズに応じてデータ レートを調整できます。さらに、MIPI D-PHY 仕様ではデータ レートの範囲のみが示されており、特定の動作レートは指定されていません。アプリケーションでは、利用可能なデータ レーンとデータ レートは、インターフェイスの両端のデバイスによって決まります。ただし、現在利用可能な MIPI D-PHY IP コアは、データ レーンあたり最大 1 Gbps の転送速度を提供できます。これは、間違いなく、MIPI が現在および将来の高性能アプリケーションに最適であることを意味します。
MIPI をデータ インターフェイスとして使用することには、もう 1 つの大きな利点があります。 MIPI DSI および CSI-2 アーキテクチャは新しい設計に柔軟性をもたらし、XGA ディスプレイや 8 メガピクセルを超えるカメラなどの魅力的な機能をサポートするため、MIPI は新しいスマートフォンや MID 設計に最適です。新しい MIPI 対応プロセッサ設計によって提供される帯域幅機能により、高解像度のデュアル スクリーン ディスプレイやデュアル カメラなどの新しい機能を、単一の MIPI インターフェイスを利用して検討できるようになりました。
これらの機能を組み込んだ設計では、フェアチャイルド セミコンダクターの FSA642 など、MIPI 信号用に設計および最適化された高帯域幅アナログ スイッチを使用して、複数のディスプレイまたはカメラ コンポーネントを切り替えることができます。 FSA642 は、2 つの周辺 MIPI デバイス間で 1 つの MIPI クロック レーンと 2 つの MIPI データ レーンを共有できる高帯域幅トリプル差動単極双投 (SPDT) アナログ スイッチです。このようなスイッチには、選択されていないデバイスからの浮遊信号 (スタブ) の分離、配線および周辺機器の配置の柔軟性の向上など、追加の利点がいくつかあります。 MIPI 相互接続パス上のこれらの物理スイッチの設計を確実に成功させるには、帯域幅に加えて、いくつかの主要なスイッチ パラメータを考慮する必要があります。

1. オフアイソレーション: アクティブなクロック/データ パスの信号の完全性を維持するために、スイッチには効率的なオフアイソレーション性能が必要です。最大コモンモード不整合が 5mV の 200mV の高速 MIPI 差動信号の場合、スイッチ パス間のオフアイソレーションは -30dBm 以上である必要があります。

2. 差動遅延差：差動ペアの内部信号間の遅延差（スキュー）（差動ペア内の遅延差）と、クロックチャネルとデータチャネルの差動交差点間の遅延差（チャネル間の遅延差） ）を50ps以上に下げる必要がある。これらのパラメータに関して、このクラスのスイッチにおける業界最高クラスの差動遅延性能は、現在 20 ps ～ 30 ps の範囲にあります。

3. スイッチ インピーダンス: アナログ スイッチを選択する際の 3 番目の主要な考慮事項は、オン抵抗 (RON) とオン容量 (CON) のインピーダンス特性間のトレードオフです。 MIPI D-PHY リンクは、低電力データ転送モードと高速データ転送モードの両方をサポートします。したがって、混合動作モードのパフォーマンスを最適化するには、スイッチの RON をバランスの取れた方法で選択する必要があります。理想的には、このパラメータは動作モードごとに個別に設定する必要があります。各モードに最適な RON を組み合わせ、スイッチング CON を低く保つことは、レシーバーでスルー レートを維持するために非常に重要です。一般に、CON を 10 pF 以下に保つと、高速モードでのスイッチを通過する信号遷移時間の劣化 (延長) を回避できます。

-------------------------------------------------- ------------------------
パラレルポートと比較して、MIPIインターフェースのモジュールは、高速、大量のデータ送信、低消費電力、優れた耐干渉性などの利点があります。ますますお客様に支持され、急速に成長しています。たとえば、MIPI とパラレル ポート伝送の両方を備えた 8M モジュールでは、12FPS フルピクセル出力を実現するには、少なくとも 11 本の伝送ラインと最大 96M の出力クロックが必要です。 MIPI インターフェースを使用する場合、必要なのは 2 本だけです。チャネル内の 6 本の伝送ラインでフルピクセルで 12FPS のフレームレートを達成でき、消費電流はパラレルポート伝送よりも約 20MA 低くなります。 MIPI は差動信号伝送を使用するため、設計は差動設計の一般ルールに従って厳密に設計する必要があります。重要なのは、差動インピーダンスの整合を実現することです。 MIPI プロトコルでは、伝送線路の差動インピーダンス値が 80 ～ 125 オームであると規定されています。
上図は典型的な理想的なディファレンシャル設計状態です。差動インピーダンスを確保するには、ソフトウェア シミュレーションに従って線幅と線間隔を慎重に選択する必要があります。差動線路の利点を活かすには、差動線路ペアが内部で密に結合され、線路の形状が対称である必要があります。ビアホールの位置も対称に配置する必要があります。ビットエラーの原因となる伝送遅延を避けるために、差動ラインの長さは等しい必要があります。さらに、密結合を実現するには、差動ペアの途中でアース線を使用しないこと、また PIN の定義も最適であることに注意することが重要です。差動ペアの間にアース パッドを配置することは避けてください (「物理的に隣接する差動線）。
以下に、MIPI のチャネル モードとオンライン レベルを簡単に紹介します。通常動作モードでは、データチャネルは高速モードまたは制御モードになります。高速モードでは、チャネル状態は差動 0 または 1 です。つまり、ライン ペアの P が N より大きい場合は 1 として定義され、P が N より小さい場合は 0 として定義されます。今回、標準的な線間電圧は差動 200MV です。画像信号は高速モードでのみ送信されることに注意してください。制御モードでは、ハイレベルの標準振幅は 1.2V です。このとき、PとNの信号は差動信号ではなく、互いに独立した信号となります。 P が 1.2V の場合、N も 1.2V の場合、MIPI プロトコルは状態を LP11 として定義します。同様に、P が 1.2V、N が 0V の場合、定義された状態は LP10 などとなります。コントロールモードでは、LP11、LP10、LP01、LP00で構成できます。さまざまな州。 MIPI プロトコルでは、制御モードの 4 つの異なる状態で構成される異なるタイミングが高速モードの開始または終了を表すと規定しています。たとえば、LP11-LP01-LP00 のシーケンスの後、高速モードに入ります。以下の図はラインレベルを示したものです。