ディスプレイLVDSインターフェース技術の原理と詳細な紹介

深セン宏嘉技術研究開発部の発展を経て、当社は成熟したLVDS LCDスクリーン技術を習得しました。現在、量産段階では解像度 800*480 の 2.6 インチ LVDS スクリーンと解像度 1024*600 の 7 インチ LVDS スクリーンがあります。そして8インチLVDSと10.1インチLVDS。主に産業用制御および産業カスタマイズの顧客グループで使用されます。
LVDSの技術原理と詳細な紹介
     With the increasing popularity of the Internet, all kinds of communication devices are becoming more and more popular among consumers, which leads to a sharp increase in the demand for data transmission. In addition, digital TV, high-definition TV, and color images all require higher bandwidth. Therefore, system design engineers must rely on analog technology to design circuit systems and support data transmission. Low-voltage differential signaling (LVDS for short) is one such analog technology that engineers can use to design mixed-signal systems. LVDS uses high-speed analog circuit technology to ensure that copper wires can support data transmission above gigabits.
1 LVDS の概要
LVDS (低電圧差動信号) は、差動 PCB ペアまたは平衡ケーブル上で信号を数百 Mbps の速度で送信できるようにする低スイング差動信号テクノロジです。低電圧振幅、低電流駆動出力により、低ノイズ、低消費電力を実現します。
何十年にもわたって、5V 電源の使用により、さまざまなテクノロジやベンダー間の論理回路間のインターフェイスが簡素化されてきました。しかし、集積回路の発展とより高いデータ速度の要求により、低電圧電源が緊急の必要性となってきました。電源電圧の低減は、高密度集積回路の消費電力を低減するだけでなく、チップ内部の放熱も低減し、集積度の向上に役立ちます。
LVDS レシーバは、ドライバとレシーバ間のグランド電圧の少なくとも ±1V の変動を許容できます。 LVDS ドライバの標準的なバイアス電圧は +1.2V であるため、グランドの電圧変動、ドライバのバイアス電圧、およびわずかに結合したノイズの合計が、レシーバ入力におけるコモンモード電圧になります。受信機のアース。このコモンモード範囲は+0.2V～+2.2Vです。受信機の推奨入力電圧範囲は0V～+2.4Vです。
2 LVDSシステムの設計
LVDS システムの設計では、設計者が超高速シングルボード設計の経験があり、差動信号の理論を理解している必要があります。高速差動基板の設計はそれほど難しくありません。以下に注意点を簡単に紹介します。
2.1 PCB ボード
(A) 少なくとも 4 層の PCB を使用します (上から下へ): LVDS 信号層、グランド層、電源層、TTL 信号層。
(B) TTL 信号と LVDS 信号を相互に絶縁します。そうしないと、TTL が LVDS ラインに結合される可能性があります。TTL 信号と LVDS 信号を電源/グランドによって分離された異なる層に配置するのが最善です。
(C) LVDS ドライバとレシーバをコネクタの LVDS 端のできるだけ近くに配置します。
(D) 分散型複数のコンデンサを使用して LVDS デバイスをバイパスし、表面実装コンデンサを電源/グランド ピンの近くに配置します。
(E) 電源層とグランド層は太い線を使用し、50Ω 配線ルールを使用しないでください。
(F) PCB グランド プレーンのリターン パスを広く、短く保ちます。
(G) 2 つのシステムのグランド プレーンは、グランド リターン銅線 (gu9ound リターン ワイヤ) を利用したケーブルで接続する必要があります。
(H) 複数のビア (少なくとも 2 つ) を使用して電源プレーン (ライン) とグランド プレーン (ライン) に接続し、表面実装コンデンサをビア パッドに直接はんだ付けしてワイヤ スタブを減らすことができます。
2.2 基板上の配線
(A) マイクロストリップとストリップラインは両方とも良好なパフォーマンスを持っています。
(B) マイクロ波伝送線の利点: 一般に差動インピーダンスが高く、追加のビアを必要としません。
(C) ストリップラインは信号間のシールドを強化します。
2.3 差動線
(A) 伝送媒体の差動インピーダンスと終端抵抗に一致する制御されたインピーダンス線を使用し、集積チップから出た直後に差動線のペアをできるだけ互いに近づけます (10mm 未満)。これにより、反射や反射を低減できます。結合を確実にする 受信したノイズはコモンモードノイズです。
(B) Match the lengths of the differential line pairs to reduce signal distortion and prevent electromagnetic radiation from causing phase differences between signals;
(C) 自動配線機能のみに依存するのではなく、差動インピーダンスのマッチングを実現し、差動ラインの分離を実現するために慎重に変更してください。
(D) 配線の不連続を引き起こすビアやその他の要因を最小限に抑えます。
(E) 抵抗の不連続性を引き起こす 90 度のトレースを避け、代わりに円弧または 45 度の折り線を使用します。
(F) 差動ペア内では、受信機のコモンモード除去を維持するために、2 本のワイヤ間の距離をできるだけ短くする必要があります。プリント基板上では、差動インピーダンスの不連続を避けるために、2 つの差動線間の距離は可能な限り一定である必要があります。
2.4 端子
(A) 終端抵抗を使用して、差動伝送路との整合を最大限に高めます。抵抗値は一般に 90 ～ 130Ω であり、システムも
この終端抵抗は、適切な動作のために差動電圧を生成するために必要です。
(B) 差動ラインの接続には精度 1 ～ 2% の表面実装抵抗を使用するのが最適です。必要に応じて、次の 2 つの抵抗値を使用することもできます。
コモンモードノイズを除去するために、グランドとの間にコンデンサを備えた50Ωの抵抗。
2.5 未使用ピン
未使用の LVDS レシーバ入力ピンはすべてフローティング、未使用の LVDS および TTL 出力ピンはすべてフローティング、未使用の TTL 送信/ドライバ入力ピンと制御/イネーブル ピンは電源またはグランドに接続されます。
2.6 メディア (ケーブルとコネクタ) の選択
(A) 制御されたインピーダンス媒体を使用すると、差動インピーダンスは約 100Ω となり、大きなインピーダンスの不連続は発生しません。
(B) 平衡ケーブル (ツイストペアなど) は、一般に、単にノイズを低減し、信号品質を向上させるという点で、不平衡ケーブルよりも優れています。
(C) ケーブル長が 0.5m 未満の場合、ほとんどのケーブルが有効に機能します。距離が0.5m～10mの場合、CAT
3 (カテゴリ 3) ツイストペア ケーブルは効果的で、安価で購入しやすいです。距離が 10m を超え、高速性が必要な場合は、CAT 5 ツイストペア ケーブルの使用をお勧めします。